제품 설명
칩-레벨 ESD(정전기 방전) 테스트는 제조, 포장, 운송 또는 사용 중에 정전기 방전 간섭에 저항하는 칩의 능력을 평가하는 데 사용되는 집적 회로(IC)에 대한 신뢰성 테스트입니다. GRGTEST는 성숙한 기술 팀과 업계 전문가를 보유하여 효율적인 ESD 테스트 서비스를 제공합니다.
서비스 내용
HBM(인체 모델), CDM(충전 장치 모델), MM(기계 모델), TLP(전송 라인 펄스), VFTLP(매우 빠른 전송 라인 펄스)
서비스 범위
집적 회로(IC), 광학 모듈, 개별 장치, 베어 다이
테스트 표준
- ANSI/ESDA/JEDEC JS-001:2024 정전기 방전 감도 테스트 - 인체 모델 - 구성 요소 수준
- GJB 548C-2021 방법 3015.1 마이크로 전자 장치에 대한 테스트 방법 및 절차
- MIL-STD-883-3:2019 방법 3015.9 마이크로회로 환경 테스트 방법
- AEC-Q100-002 REV-E 인체 모델 정전기 방전 테스트
- AEC-Q101-001 REV-A 인체 모델 정전기 방전 테스트
- ANSI/ESDA/JEDEC JS-002:2022 정전기 방전 감도 테스트 - 충전 장치 모델 - 장치 수준
- AEC-Q100-011 REV-D 충전 장치 모델 정전기 방전 감도 테스트
- ANSI/ESD STM5.5.1-2022 전송선 펄스 정전기 방전 감도 테스트
- JESD22-A115C:2010 기계 모델 정전기 방전 감도 테스트
- 반도체 개별 장치에 대한 GJB 128B-2021 방법 1020 테스트 방법
- IEC 61000-4-2:2008 전자기 적합성(EMC) - 테스트 및 측정 기술 - 정전기 방전 내성 테스트
- 도로 차량 - 정전기 방전으로 인한 전기 교란에 대한 테스트 방법 ISO 10605:2008
테스트 항목
|
테스트 장비 |
제조업체 |
테스트 항목 |
|
MK.2TE |
써모 피셔 |
• HBM: 30V~8000V, 최소. 1V 단계 |
|
MK.4TE |
써모 피셔 |
• HBM: 25V~8000V, 최소. 1V 단계 |
|
오리온3 |
써모 피셔 |
• CDM: 25V~2000V, 최소. 1V 단계 |
|
TLP |
HPPI(독일) |
• 펄스 폭: 100ns |
|
VFTLP |
에스EMC |
• 펄스 폭: 1ns, 2.5ns, 5ns, 10ns, 100ns, 1000ns |
관련 인증
CNAS
테스트 기간
3~7 근무일
서비스 배경
정전기 방전은 순간적인 전하 방출 현상입니다(예: 칩과 사람의 접촉으로 인한 방전). 전압은 수천 볼트에 달할 수 있으며, 이는 칩의 내부 절연층을 파괴하거나 트랜지스터를 손상시켜 기능 장애나 성능 저하를 초래할 수 있습니다. 테이프아웃 후 ESD 문제로 인해 칩에 오류가 발생하면{2}}재작업 비용이 매우 높습니다(특히 고급 프로세스의 경우). 테스트는 설계 단계에서 취약점을 식별하여 이후의 위험을 줄이는 데 도움이 됩니다. 반도체 공정이 나노 수준(예: 7nm, 5nm)으로 발전하고 칩 크기가 줄어들고 집적도가 높아짐에 따라 ESD에 대한 내성이 크게 감소합니다. ESD 테스트는 칩 신뢰성을 보장하는 핵심 요소가 되었습니다.
우리의 장점
GRGTEST의 ESD 테스트는 국가{0}}수준 실험실의 기술력을 활용하고, 국제적으로 앞선 장비와 포괄적인 테스트 솔루션을 갖추고 있으며, CNAS 및 CMA와 같은 권위 있는 인증을 보유하고 있습니다. 우리는 효율적이고 정확한 정전기 보호 테스트 서비스를 제공하여 기업이 제품 신뢰성과 시장 경쟁력을 향상시킬 수 있도록 지원합니다.
인기 탭: 칩-레벨 esd 테스트, 중국 칩-레벨 esd 테스트 서비스 제공업체
